Arbejdsprincip og struktur af digitalt oscilloskop
Hardwaredelen af det digitale oscilloskopsystem er et højhastigheds dataopsamlingskredsløbskort. Det kan realisere dual-channel data input, og prøvetagningsfrekvensen for hver kanal kan nå 60Mbit/s. Funktionelt kan hardwaresystemet opdeles i: signal front-end forstærkning (FET input forstærker) og konditioneringsmodul (variable gain forstærker), højhastigheds analog-til-digital konverteringsmodul (ADC driver, ADC), FPGA logik kontrolmodul , urdistribution, højhastigheds-sammenligningsprocessor, mikrocontrollerkontrolmodul (DSP), datakommunikationsmodul, LCD-display, touchskærmskontrol, strøm- og batteristyring og tastaturkontrol.
Efter at indgangssignalet er konverteret af forforstærkeren og det forstærkningsjusterbare kredsløb, bliver det til en indgangsspænding, der opfylder kravene til A/D-konverteren. Det digitale signal efter A/D-konvertering bufres af FIFO'en i FPGA'en eller akkvisitionshukommelsen og passerer derefter gennem kommunikationsgrænsefladen. Det overføres til computeren til efterfølgende databehandling, eller de indsamlede signaler styres direkte af mikrocontrolleren til at blive vist på LCD-skærmen.
Referenceenheder er som følger:
Blandt disse dele er de vigtigste det programmerbare forstærknings- (dæmpnings-) kredsløb og A/D-konverteringskredsløbet, fordi disse to kredsløb er halsen på det digitale oscilloskop, og det programmerbare forstærknings- (dæmpnings-) kredsløb bestemmer inputbåndbredden og lodret oscilloskopets opløsning. , bestemmer A/D-konverteringskredsløbet den horisontale opløsning af oscilloskopet, og disse to opløsninger bestemmer direkte et oscilloskops ydeevne. Disse to dele af kredsløbet konverterer det målte signal til det datasignal, der kræves af det efterfølgende behandlingskredsløb. Denne del af kredsløbet kan bestå af højtydende integrerede kredsløb og et lille antal perifere enheder. Kredsløbsdesignet er enkelt, og fejlfinding er også meget enkel. Den sværeste del af hele oscilloskopet bør være programmet, det vil sige softwareaspektet. Softwaren er ansvarlig for alle databehandlings- og kontrolopgaver for det digitale oscilloskop, inklusive A/D-samplingkontrol, horisontal sweephastighedskontrol, vertikal følsomhedskontrol, displaybehandling, peak-to-peak måling, frekvensmåling og andre opgaver. Du kan bruge en meget almindelig mikrocontroller på markedet som mikroprocessor og bruge C-sprogprogrammering til at implementere den.
Programmerbart forstærknings- (dæmpnings-) kredsløb og strømforsyningskredsløb
Signalet indlæses af en fælles X10X1 oscilloskopsonde og går ind i forstærknings- (dæmpnings-) kredsløbet. Funktionen af det programstyrede forstærknings- (dæmpnings-) kredsløb er at forstærke eller dæmpe indgangssignalet, så udgangssignalspændingen er inden for A/D-konverterens indgangsspændingskravområde for at opnå de bedste måle- og observationseffekter. Derfor arbejder det programstyrede forstærkerkredsløb inden for den specificerede båndbredde. Forstærkningen indeni skal være flad. Da oscilloskopkredsløbet indeholder to dele, digital og analog, for at undgå gensidig interferens, er strømforsyningen til den digitale del og strømforsyningen til den analoge del adskilt. Et sæt af ±5V DC strømforsyning leveres henholdsvis og isoleret af et filter lavet af induktorer og kondensatorer.
Flash-hukommelse og urkredsløb
Fordi mængden af signaldata, der opfanges af A/D-konverteren, er stor, er flashhukommelsen inde i mikrocontrolleren ikke nok, så kredsløbet kan bruge noget ekstern hukommelse.
Samtidig bruges den også som cache til at skrive til LCD'et. For at opnå referencekloksignalet er mikrocontrolleren også forbundet til en krystaloscillator for at beregne den faktiske frekvens af det eksterne bølgeformsignal.
FPGA kontrolenhed
Programmerbar logisk enhed FPGA er en semi-brugerdefineret ASIC, der gør det muligt for kredsløbsdesignere at programmere sig selv til at implementere applikationsspecifikke funktioner. Dette design bruger to forskellige metoder til skematisk input og VHDL sprog input. Styreenheden udfører de fleste kontrolopgaver og giver tilsvarende styresignaler for hvert funktionsmodul for at sikre korrektheden af hele systemet. Specifikt implementerer den følgende funktioner: Frekvensopdelingskredsløb og generering af styresignaler til A/D-konverteren. Dette dataopsamlingssystem har et relativt bredt måleområde. Et frekvensopdelingskredsløb er designet inde i FPGA'en for at opnå forskellige frekvenser. Vælg forskellige samplingsfrekvenser for det målte signal for at sikre mere nøjagtig dataindsamling. Frekvensopdelingsenhedens interne strukturdiagram er implementeret ved hjælp af den grafiske inputmetode som vist i figur 4. I figur 4, når input fra T-flip-flop er 1, vil output hoppe, når hver clock-flanke ankommer for at opnå frekvens division. Samtidig kan vi se, at T-flip-flops input er sammensat af nogle logiske kombinationer, som udgør det gatede ur. For gatede ure, analyser omhyggeligt urfunktionen for at undgå virkningerne af fejl. Når det gatede ur opfylder følgende to betingelser, kan det sikre, at ursignalet ikke har farlige fejl, og det gated ur kan fungere lige så pålideligt som det globale ur.
For A/D-konverteren i dette design er der kun to styresignaler: clock-indgangssignalet CLK og aktiveringsudgangssignalet OE. CLK-signalet indlæser direkte et 60M signal gennem den aktive krystaloscillator, mens OE-signalet opnås ved at invertere clock-signalet med samme frekvens og fase som CLK inde i FPGA'en, som netop kan opfylde konverteringstidsforholdet for A/D'en konverter.
Højhastigheds A/D-konvertering; kredsløb
Det vigtigste kredsløb i et digitalt oscilloskop er A/D-konverteringskredsløbet. Dens funktion er at sample og konvertere det målte signal til et digitalt signal og gemme det i hukommelsen. Det er ikke en overdrivelse at sige, at det er halsen på det digitale oscilloskop, fordi det direkte bestemmer den højeste frekvens, som et digitalt oscilloskop kan måle. Ifølge Nyquist-sætningen skal samplingsfrekvensen være mindst to gange den højeste frekvens af det målte signal for at gengive det målte signal. I et digitalt oscilloskop skal samplingsfrekvensen være mindst 5 til 8 gange frekvensen af det signal, der måles, ellers kan signalets bølgeform overhovedet ikke observeres.
