Dataopsamlingssystem til detektion af transient optisk strålingssignal
I henhold til karakteristikaene for stærk baggrund og svagt mål i transient optisk strålingsdetektion, designer dette papir et dataopsamlingsskema med FPGA som kernen i kontrol og behandling. Ordningen vedtager baggrunds- og signal-dobbeltfilterkanaler, programstyret forstærkning i to niveauer, som effektivt garanterer kvaliteten af signalopsamling; samtidig vedtager den frekvenskonverteringslagring til målsignaler, hvilket i høj grad reducerer kravene til datalagring og transmission og sikrer en mere konsistent akkvisitionsproces. målenøjagtighed.
1 Systemsammensætning og arbejdsprincip
Dataopsamlingssystemet kan groft opdeles i tre dele: forbehandlingsmodulet, samplingslagermodulet og FPGA-kontrolmodulet. Forbehandlingsmodulet omfatter fotoelektriske konverteringsenheder, aktive filterbanker og programstyrede forstærkerkredsløb. Blokdiagrammet for hele systemet er vist i figur 1. Det fotoelektriske konverteringskredsløb konverterer det optiske signal, der kommer ind i systemet, til et strømsignal gennem en detektor og konverterer det derefter til et spændingssignal gennem en transimpedans operationsforstærker. Systemet designer to filtreringskanaler: Baggrunden anvender lavpasfiltrering, og signalet anvender højpasfiltrering. I starttilstanden vælger den analoge kontakt som standard baggrundskanalen, og den programmerbare forstærker er indstillet til baggrundstilstand. Efter at baggrundssignalet er samplet af A/D, sendes det til FPGA til sammenligning af tærskelværdier. Når en situation, der er større end tærsklen, detekteres, skifter FPGA'en den analoge switchs kanal, højpasfilterets kanal vælges, og den programstyrede forstærkers driftstilstand vælges som signaltilstand. I henhold til egenskaberne ved, at signalet er stejlt i begyndelsen og langsomt i slutningen, realiserer FPGA indsamling og lagring af data tæt og derefter sparsomt gennem den koordinerede kontrol af A/D og FIFO.
2. Hardware Design af Data Acquisition System
2.1 Forbehandlingskredsløb i front
I det fotoelektriske detektionskredsløb er fotodetektoren direkte relateret til kvaliteten af systemets ydeevne. For at reducere påvirkningen af induceret strøm forårsaget af miljømæssig elektromagnetisk stråling er enheden velegnet til keramisk emballage. Derudover bør detektorens lysfølsomme område ikke være for stort, ellers vil parametre som mørk strøm, junction kapacitans og stigetid stige, hvilket vil påvirke detekteringseffekten. I designet bruges S2387 siliciumfotodioden fra Japan Hamamatsu Company. Detektoren har egenskaberne høj følsomhed, hurtig tidsrespons og stort dynamisk område. Kredsløbsdesignet vedtager nul bias-tilstand, ingen mørk strøm, diodestøjen er hovedsageligt den termiske støj, der genereres af shuntmodstanden, og den har den bedste præcision og linearitet. Høj- og lavpasfilteret vedtager aktivt filter, som har hurtig responshastighed, god effekt af filtrering af harmoniske og dynamisk kan kompensere reaktiv effekt. Den programstyrede forstærker er sammensat af en integreret operationsforstærker og en analog switch. Den analoge switch styres af FPGA, og forskellige modstande er forbundet til indgangsterminalen på operationsforstærkeren for at justere forstærkningen.
2.2 Sampling lagerkredsløb
Fordi målsignalets dynamiske område er meget stort (ca. 80 dB), er det nødvendigt at vælge en ADC med et bredt dynamisk område for at realisere optagelsen af signalet. Adoption af 14 b ADC til at sample signalerne med et dynamisk område, hvis amplitude varierer op til 4 størrelsesordener, kan opfylde kravene til høj detektionsfølsomhed, der kræves af systemet. Men da alle A/D-konverteringsenheder har præcisionsfejl, kan brug af A/D-konverteringskomponenter med høj præcision som A/D-konverteringskomponenter med lav præcision reducere præcisionsfejl. Dette design bruger 16 bAD976A fra ADI Company. AD976A lavt strømforbrug 16 b successiv tilnærmelse A/D-konverter, konverteringshastigheden er 200 KSPS, kan vælge intern eller ekstern 2,5 V referencestrømforsyning. AD976 tillader 16 b at udsende parallelt på én gang og kan udsende i form af to 8 b. For at spare stifter i designet, er dobbelte 8 b udgange vedtaget.
For at sikre nøjagtig transmission af data mellem forskellige klokdomæner bruger datacachen en asynkron FIFO. Den asynkrone FIFO har karakteristika for høj hastighed og god pålidelighed og kan undgå fejlsampling af data på grund af faseforskelle mellem forskellige ure. IDT7204, der er brugt i designet, er en 4 096 × 9 b CMOS dual-port hukommelsescache-chip i IDT72XX-serien. De interne læse- og skrivepointere læses og skrives på basis af først ind først-ud, og skriveuret W og læseuret R er tilvejebragt eksternt; det fulde flag () og det tomme flag () styrer dataoverløb og tom læsning, og skriver, når simuleringshukommelsen er fuld. Det kan nemt udvide enhver orddybde og ordlængde.
